#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000340607 A

(43) Date of publication of application: 08.12.00

(51) Int. CI

H01L 21/60

(21) Application number: 11147752

(71) Applicant

**NEC CORP** 

(22) Date of filing: 27.05.99

(72) Inventor:


**MIZUNASHI HARUMI** 


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE COPYRIGHT: (C)2000,JPO **THEREOF** 


(57) Abstract:

PROBLEM TO BE SOLVED: To reduce cost by making a resin-injection process in a conventional technique unnecessary, and to surely prevent short circuits between electrodes.

SOLUTION: This method for manufacturing a semiconductor device contains the steps in which the electrode of a wiring board 14 and an electrode of a LSI 11 corresponding there to are connected to each other with solder bumps 15 inbetween, a process where the solder bump 15 is formed on one of the wiring board 14 and the LSI 11, a process where an adhesive sheet 13 provided with a plurality of cylindrical holes 12 is placed on the other, and a process where the wiring board 14 and the LSI 11 are mutually heated and pressurized while the solder bumps 15 are engaged with the cylindrical holes 12, are contained.







(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-340607 (P2000-240607A)

(P2000-340607A)

(43)公開日 平成12年12月8日(2000.12.8)

(51) Int.Cl.7

識別記号

 $\mathbf{F}$  I

テーマコード(参考)

HO1L 21/60

3 1 1

H01L 21/60

311S 5F044

## 審査請求 有 請求項の数6 OL (全 4 頁)

(21)出願番号

特願平11-147752

(22)出願日

平成11年5月27日(1999.5.27)

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 水梨 晴美

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100096231

弁理士 稲垣 清

Fターム(参考) 5F044 KK01 KK16 LL01 LL17 QQ01


### (54) 【発明の名称】 半導体装置及びその製造方法


### (57)【要約】


(修正有)

【課題】 従来技術における樹脂注入工程が不要で、これに伴うコストダウンが期待できると共に、電極相互の 短絡を確実に防止することができる半導体装置及びその 製造方法を提供する。

【解決手段】 配線基板14の電極と対応するLSI11の電極とをはんだバンプ15を介して相互に接続する半導体装置の製造方法は、配線基板14及びLSI11の何れか一方にはんだバンプ15を形成する工程と、他方に複数の円筒孔12を備えた接着シート13を配設する工程と、円筒孔12にはんだバンプ15を嵌合しつつ配線基板14及びLSI11を相互に加熱及び加圧する工程とを有する。







10

20

【特許請求の範囲】

【請求項1】 配線基板の電極と対応する半導体チップ の電極とをはんだバンプを介して相互に接続する半導体 装置の製造方法において、

前記配線基板及び半導体チップの何れか一方に前記はんだバンプを形成し、他方に複数の嵌合孔を備えた絶縁シートを配設し、前記嵌合孔にはんだバンプを嵌合しつつ前記配線基板及び半導体チップを相互に加熱及び加圧することを特徴とする半導体装置の製造方法。

【請求項2】 前記はんだバンプが円柱形状を有する、 請求項1に記載の半導体装置の製造方法。

【請求項3】 前記はんだバンプがはんだめっきによって形成される、請求項1又は2に記載の半導体装置の製造方法。

【請求項4】 前記はんだバンプは、固定端側が高融点はんだ、自由端側が共晶はんだから夫々構成される、請求項1~3の何れかに記載の半導体装置の製造方法。

【請求項5】 前記はんだバンプの全体が高融点はんだ から構成される、請求項1~3の何れかに記載の半導体 装置の製造方法。

【請求項6】 配線基板の電極と対応する半導体チップ の電極とがはんだバンプを介して相互に接続される半導 体装置において、

前記配線基板と半導体チップとの間に、前記はんだバンプを収容する嵌合孔を有する絶縁シートが配設されることを特徴とする半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に、はんだバンプを用いて配線基板に半導体チップを実装する半導体装置及びその製造方法に関する。

#### [0002]

【従来の技術】近年、大規模半導体集積回路(LSI)のパッケージへの実装方法として、高密度実装に適したフリップチップボールグリッドアレイ方式(Flip Chip Ball Grid Array: FCBGA)が出現している。FCBGAでは、LSI上の複数の電極パッドに高融点のはんだボールを固着し、対応する配線基板の電極にはんだボールを直接的に接続することによって、パッケージ側の配40線基板にLSIを電気的且つ機械的に結合する。

【0003】図2は、従来のFCBGAによる半導体装置の製造工程図であり、(a)、(b)は各工程を段階的に示している。同図(a)に示すように、実装に先立って、LSI(半導体チップ)21の表面には、複数の電極パッド(図示せず)に夫々対応してはんだボール25が固着される。次いで、同図(b)に示すように、はんだボール25が固着されたLSI21を、FCBGA用の配線基板24の実装用パッドにおける電極に接続する。

【0004】このようなFCBGAでは、LSI21と配線基板24との間の熱膨張差に起因する引張り応力によって、はんだ結合部にクラックが生じ易いという問題がある。また、はんだ結合部の間隔が狭いので、小さな導電性異物の侵入や、変形、飛出し、はんだ屑によるはんだ結合部の形状異常等によって、電極間の絶縁不良が発生し易いという問題がある。そこで、これらの問題を解消するため、LSI21及び配線基板24間の隙間にアンダーフィル樹脂23を注入し硬化させる手法が採られる。

#### [0005]

【発明が解決しようとする課題】しかし、上記樹脂注入 手法では、アンダーフィル樹脂23の注入工程が別途必 要であることによって、製造コストが増大する。また、 アンダーフィル樹脂23にボイドが生じてはんだが突出 し電極が相互に短絡する不具合が生じ易く、これを防ぐ ためにボイドの検査が別途必要である。

【0006】本発明は、上記に鑑み、従来技術における 樹脂注入工程が不要で、これに伴うコストダウンが期待 できると共に、電極相互の短絡を確実に防止することが できる半導体装置及びその製造方法を提供することを目 的とする。

#### [0007]

【課題を解決するための手段】上記目的を達成するために、本発明の半導体装置の製造方法は、配線基板の電極と対応する半導体チップの電極とをはんだバンプを介して相互に接続する半導体装置の製造方法において、前記配線基板及び半導体チップの何れか一方に前記はんだバンプを形成し、他方に複数の嵌合孔を備えた絶縁シートを配設し、前記嵌合孔にはんだバンプを嵌合しつつ前記配線基板及び半導体チップを相互に加熱及び加圧することを特徴とする。

【0008】本発明の半導体装置の製造方法では、はんだバンプを、嵌合孔に嵌合して絶縁シートで覆った状態で配線基板又は半導体チップの電極に接続できるので、従来のようにはんだボールを接続してから配線基板及び半導体チップ双方の間に樹脂を注入する工程が不要になり、これに伴うコストダウンが期待できる。また、ボイドが生じ難い絶縁シートで各はんだバンプを被覆できるので、電極相互の短絡が確実に防止できる。更に、絶縁シートを配線基板又は半導体チップに配設するだけで複数の嵌合孔が簡便に得られるので、製造工程が簡略化する。

【0009】ここで、本発明の好ましい半導体装置の製造方法では、前記はんだバンプが円柱形状を有することが好ましい。この場合、はんだバンプの応力に対する強度が大きくでき、はんだバンプ間の間隔を広くすることができる。

【0010】また、前記はんだバンプがはんだめっきに 0 よって形成されることも本発明の好ましい態様である。

これにより、多数のはんだバンプをまとめて形成できる ので、はんだバンプ数が多い場合に有利である。

【0011】更に、前記はんだバンプは、固定端側が高 融点はんだ、自由端側が共晶はんだから夫々構成される ことが好ましい。この場合、はんだバンプにおける半導 体チップ又は配線基板との接続側が共晶はんだから成る ので、作業温度が約220~240℃程度で足り、高融 点はんだに比して低温で接続処理を行うことができる。

【0012】或いは、上記に代えて、前記はんだバンプ の全体が高融点はんだから構成されることも好ましい態 10 様である。高融点はんだは、半導体チップ等が高融点は んだの融点に耐えられる場合に用いることができるが、 これによると、共晶はんだを用いなくてもよい分コスト が削減できる。

【0013】本発明の半導体装置は、配線基板の電極と 対応する半導体チップの電極とがはんだバンプを介して 相互に接続される半導体装置において、前記配線基板と 半導体チップとの間に、前記はんだバンプを収容する嵌 合孔を有する絶縁シートが配設されることを特徴とす

【0014】本発明の半導体装置では、配線基板と半導 体チップとの間に配設された絶縁シートの嵌合孔にはん だバンプが収容されるので、従来のように配線基板と半 導体チップとの間に樹脂を注入しなくても、はんだバン プや対応する電極の短絡現象が確実に防止される。

# [0015]

【発明の実施の形態】以下、図面を参照し、本発明の実 施形態例に基づいて本発明を更に詳細に説明する。図1 は、本発明の一実施形態例におけるFCBGAによる半 導体装置の製造工程を示す断面図であり、(a)はFC 30 BGA用の配線基板、(b)はLSI、(c)は配線基 板とLSIとの結合状態を夫々示す。

【0016】まず、図1(a)に示すように、配線基板 14における実装用パッドの電極(図示せず)に、例え ば約100~120μm以上の高さの円柱状のはんだバ ンプ15を所定のピッチで複数形成する。この場合、例 えばLSI11の厚さを約700μm、配線基板14の 厚さを約1.2mm、はんだバンプ15のピッチを約2 40μm、はんだバンプ数を約3000個、実装後のL S I 1 1 と配線基板 1 4 とのギャップを約 1 0 0 μ m に 40 夫々設定する。このギャップは、円柱状のはんだバンプ 高さの100~90%程度に設定する。また、例えば、 LSI11を13.64mm×13.64mm程度のサ イズに、LSI11側におけるはんだ結合部(はんだで 濡れる面)を $130\mu$ m× $130\mu$ m程度のサイズに、 配線基板14側におけるはんだ結合部を130μm×1 30μm程度のサイズに夫々設定する。

【0017】はんだバンプ15は、その全体を高融点は んだから構成することができる。高融点はんだは、LS I 1 1 等が高融点はんだの融点に耐えられる場合に用い 50 不要になり、これに伴うコストダウンが期待できる。更

られるが、その場合、共晶はんだを用いなくてもよい分 コストダウンが図れる。また、円柱形状における配線基 板14側(固定端側)が高融点はんだ、LSI11に接 続される側(自由端側)が共晶はんだから夫々構成され た二層構造のはんだバンプ15を用いることもできる。 この場合、作業温度が約220~240℃程度で足り、 高融点はんだをLSI11との接続側に用いる場合に比 して、低温で接続処理を行うことができる。

【0018】共晶はんだは、低融点金属ロー材から構成 され、融点が183℃、作業温度が約220~240℃ である。高融点はんだは、低融点金属ロー材の作業温度 より液相線(融点)が高い高融点金属ロー材から構成さ れ、Pbを約95Wt%含有し、融点が317℃、作業温 度が330~350℃とされる。

【0019】はんだバンプ15の形成方法として、はん だバンプを治具に配列して配線基板14に転写する方 法、或いは、はんだめっきによって形成する方法が挙げ られる。治具を用いる場合、はんだバンプが円柱状であ るとその配列がやや困難になる。

20 【0020】図1(b)に示すように、LSI11の表 面には接着シート(絶縁シート)13が貼付される。接 着シート13は、熱可塑性ポリイミド樹脂材等から成 り、従来技術で配線基板及びLSI双方の間に注入した アンダーフィル樹脂に生じたようなボイドを生じること がない。また、接着シート13は、はんだバンプ15に 接続されるべき電極パッド(図示せず)と対応する位置 に、はんだバンプ15を夫々収容可能な径の円筒孔(嵌 合孔) 12を複数個備える。円筒孔12は、はんだバン プ15の高さとほぼ同程度の深さを有する。

【0021】図1(c)に示すように、各はんだバンプ 15をその対応する各円筒孔12に夫々嵌入した状態 で、配線基板14及びLSI11を相互に圧しつけつ つ、各円筒孔12内の電極パッドにはんだバンプ15を 加熱溶融して接続し、LSI11を配線基板14の実装 用パッドに実装する。加熱溶融処理は約220~240 ℃程度の温度下で行われるので、接着シート13は軟化 し粘着性をもって変形する。これに伴い、各はんだバン プ15は中央部が膨出して太鼓状になり、各円筒孔12 は中央部が括れてつづみ状になる。

【0022】本実施形態例では、はんだバンプ15とし て配線基板14側に十分なはんだが存在するので、LS I 1 1 側に予備はんだを設ける必要がない。予備はんだ は、はんだ濡れ性の改善及び結合時のはんだボリューム の向上のために、はんだ結合部表面に少量のはんだが溶 着又はめっきによって予め設けられる。

【0023】本実施形態例では、はんだバンプ15を、 円筒孔12に嵌合し接着シート12で覆った状態でLS I11に接続するので、はんだボール15が過度に潰れ ることがなく、また、従来技術における樹脂注入工程が 5

に、LSI11及び実装用パッドの各電極の間、及び、 各はんだバンプ15の間に夫々接着シート12が介在す るので、はんだバンプ15や電極の短絡現象が確実に防 止される。

【0024】なお、本実施形態例では、はんだバンプ15を配線基板14に、接着シート13をLSI11に夫々設けたが、この関係を逆にして、はんだバンプ15をLSI11に、接着シート13を配線基板14に夫々設けることができる。この場合にも、本実施形態例と同様の効果が得られる。

【0025】以上、本発明をその好適な実施形態例に基づいて説明したが、本発明の半導体装置及びその製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。

### [0026]

【発明の効果】以上説明したように、本発明の半導体装

置及びその製造方法によると、従来技術における樹脂注 入工程が不要で、これに伴うコストダウンが期待できる と共に、電極相互の短絡を確実に防止することができ る。

#### 【図面の簡単な説明】

【図1】本発明の一実施形態例におけるFCBGAによる製造工程を示す断面図であり、(a)はFCBGA用の配線基板、(b)はLSI、(c)は配線基板とLSIとの結合状態を夫々示す。

10 【図2】従来のFCBGAによる半導体装置の製造工程 図であり、(a)、(b)は各工程を段階的に示す。

# 【符号の説明】

11:LSI

12:円筒孔(嵌合孔)

13:接着シート(絶縁シート)

14:配線基板 15:はんだバンプ

